OpenRISC

OpenRISC

OpenRISC es un diseño de CPU RISC de especificación libre, realizado por OpenCores y publicado bajo la licencia LGPL. El diseño está implementado en el lenguaje de descripción de hardware verilog, ha sido fabricado exitosamente tanto como circuito integrado ASIC como implementado mediante entornos FPGA.

La GNU toolchain ha sido portada a OpenRISC para permitir el desarrollo en distintos lenguajes. Linux y μCLinux han sido también portados a este procesador.

Véase también

Enlaces externos


Wikimedia foundation. 2010.

Игры ⚽ Нужно сделать НИР?

Mira otros diccionarios:

  • OpenRISC — is the original flagship project of the OpenCores community. This project aims to develop a series of general purpose open source RISC CPU architectures. The first (and currently only) architectural description is for the OpenRISC 1000,… …   Wikipedia

  • OpenRISC — est le projet phare originel de la communauté OpenCores (en). Il a pour but de développer une série d architectures CPU RISC open source à usage général. La première (et jusqu à maintenant l unique) description d architecture publiée est… …   Wikipédia en Français

  • OpenRISC — OpenRISC  открытый микропроцессор архитектуры RISC с открытым исходным кодом на языке описания аппаратного обеспечения Verilog. Проект создан сообществом OpenCores и распространяется по лицензии GNU LGPL. OpenRISC воплощён аппаратно и… …   Википедия

  • OpenRISC 1200 — Free software portal …   Wikipedia

  • OpenCores — is the world s largest[citation needed] open source hardware community developing digital open source hardware through electronic design automation, with a similar ethos to the free software movement. OpenCores hopes to eliminate redundant design …   Wikipedia

  • Processeur softcore — Un processeur softcore est un processeur (CPU) implémenté sur un système reprogrammable comme un FPGA. On parle alors de système sur puce programmable (System on Programmable Chip ou SoPC). Sommaire 1 Présentation 2 Liste de processeurs softcore… …   Wikipédia en Français

  • Nios II — For School level education board in India, see National Institute of Open Schooling. Nios II Designer Altera Bits 32 bit Design RISC Endianness Little Open No …   Wikipedia

  • MicroBlaze — Designer Xilinx Bits 32 bit Version 8.20 Design RISC Encoding Fixed Endianness Big/Little …   Wikipedia

  • OpenSPARC — is an open source hardware project started in December 2005. The initial contribution to the project was Sun Microsystems register transfer level (RTL) Verilog code for a full 64 bit, 32 thread microprocessor, the UltraSPARC T1 processor. On 21… …   Wikipedia

  • LatticeMico32 — Designer Lattice Semiconductor Bits 32 bit Introduced 2006 Design RISC Type Register Register Encoding Fixed 32 bit …   Wikipedia

Compartir el artículo y extractos

Link directo
… Do a right-click on the link above
and select “Copy Link”