• Procesadores están una nueva casta del procesador encajado 16-32-bit diseñado específicamente para resolver las demandas de cómputo y los apremios de la energía de los usos encajados de hoy del audio.

• Permite a los procesadores de Blackfin realizarse igualmente bien en el proceso y el control de señal que procesan uso-en muchos casos que suprimen el requisito para los procesadores heterogéneos separados.

• Todos los procesadores de Blackfin ofrecen las ventajas fundamentales al diseñador de sistema que incluyen - Proceso de señal de alto rendimiento y capacidad de proceso eficiente del control permitiendo una variedad de nuevos mercados y de usos, la gerencia dinámica de la energía (DPM) que permite al diseñador de sistema adaptar específicamente el perfil del consumo de energía del dispositivo a los requisitos del sistema de extremo.

• Los procesadores del Flotar-Punto SHARC® de 32-Bit de los dispositivos análogos se basan en una arquitectura estupenda de Harvard que balancee funcionamiento excepcional de la base y de la memoria con capacidades excepcionales del rendimiento de procesamiento de I/O. Esta arquitectura "estupenda" de Harvard amplía los conceptos originales de los autobuses separados de la memoria del programa y de los datos agregando un procesador de I/O con sus autobuses dedicados asociados.

• La flexibilidad sin el procesador de TigerSHARC® del compromiso-proporciona funcionamiento marginal del sistema mientras que mantiene la flexibilidad posible más alta el desarrollo del software y del hardware.

• Paralelismo y alto rendimiento de procesamiento Hasta cuatro instrucciones 32-bit por la memoria grande de la en-viruta del ciclo perfecta para la ejecución interna anchura de banda interna y externa del rendimiento de procesamiento de FFTs de hasta 64.000 puntos de la alta permiten altas tarifas sostenidas del cómputo.

• Lenguaje ensamblador algebraico. La simplicidad de la marca registrada del lenguaje de programación de la asamblea hace código que aprende, leyendo código, y con el código muy fácil.

• Hemos eliminado pérdida off-chip del funcionamiento del acceso de memoria, y complejidad del diseño.

Texas

• Alto Rendimiento TMS320C6000 De DSPs del rendimiento más alto de la industria ideal para la proyección de imagen, la infraestructura de banda ancha y los usos del audio del funcionamiento.
• En-viruta Viterbi de la característica de TMS320C6414T/15T/16T DSPs y coprocessors de turbo, conectividad y opciones de la memoria. proveen de funcionamiento mejorado del sistema funcionamiento de la base de C64x y RapidIO serial.
• Las extensiones de la arquitectura de VLIW que incluyen la ayuda para las instrucciones de proceso de datos y especiales embaladas del propósito aceleran usos de banda ancha de la infraestructura y de la proyección de imagen.
• La generación de C64x es envío DSPs con gigahertz disponible de las velocidades de reloj el hasta 1 y puede incorporar memoria múltiple, el periférico y combinaciones del voltaje para tratar una amplia gama de los usos del alto rendimiento.
• El nuevo sistema periférico de DSPs del alto rendimiento C6000 incluye una variedad de características diseñadas para ayudar a los reveladores a maximizar las muchas ventajas del funcionamiento del C64x?.
• La plataforma de DSP se optimiza para el mercado digital del consumidor y su convergencia con electrónica de la comunicación. ¿TMS320C55x? DSPs - incluyendo el TMS320C5506, TMS320C5503, TMS320C5507 y TMS320C5509A DSPs, son el DSPs energi'a-ma's eficiente de la industria y energía a la escucha ultra-baja de la característica.
• Las técnicas de gerencia avanzadas de la energía accionan automáticamente abajo los periférico inactivos, memoria y quitan el corazón a las unidades funcionales que aumentan vida de la batería. ¿También se incluyen los OMAP? los dispositivos con el proceso de señal de baja potencia, en tiempo real se juntaron con la funcionalidad del comando y del control de un BRAZO.

Motorola

El DSP56F807 es un miembro de la familia corazón-basada DSP56800 de los procesadores de la señal numérica (DSPs). Combina, en un monopastilla, la energía de proceso de un DSP y la funcionalidad de un microcontrolador con un sistema flexible de periférico crear una solución extremadamente rentable. Debido a su bajo costo, flexibilidad de configuración, y código compacto del programa, el DSP56F807 está bien adaptado para muchos usos. El DSP56F807 incluye muchos periférico tales como los cuales ser especialmente útil para los usos: indicar el control, las aplicaciones elegantes, los steppers, los codificadores, los tacómetros, los interruptores de límite, la fuente de alimentación y el control, control automotor, gerencia del motor, supresión del ruido, medición para uso general alejada, control industrial para la energía, iluminación, automatización. La base DSP56800 se basa en una arquitectura del Harvard-estilo que consiste en tres unidades de la ejecución que funcionan en el paralelo, el permitir tanto mientras que seis operaciones por la instrucción completan un ciclo. El microprocesador-estilo que programa el sistema de instrucción modelo y optimizado permite la generación directa del código eficiente, compacto para los usos de DSP y de MCU. El sistema de instrucción es también muy eficiente para que los recopiladores de C/C++ permitan el desarrollo rápido de los usos optimizados del control. Señal numérica DSP56800 que procesa características de la base 16 motor eficiente de la familia DSP del pedacito DSP56800 con la arquitectura dual de Harvard Tanto como 40 millones de instrucciones por el segundo (MIPS) en 80 megaciclos de frecuencia de la base Multiplicador-Acumulador paralelo del pedacito del ´ 16 del Solo-ciclo 16 (MAC) Dos 36 acumuladores del pedacito incluyendo pedacitos de la extensión desplazador bidireccional del barril de 16 pedacitos Sistema de instrucción paralelo con modos de dirección únicos de DSP El hardware los lazos HACE y del representante Tres autobuses de dirección internos y un autobús de dirección externo Cuatro ómnibus de datos internos y un ómnibus de datos externo El sistema de instrucción apoya DSP y funciones del regulador Modos e instrucciones de dirección del estilo del regulador para el código compacto Recopilador de C eficiente y ayuda variable local Apilado del subprograma y de la interrupción del software con la profundidad limitada solamente por memoria JTAG/OnCE eliminan errores del interfaz de programación Características de la memoria DSP56F807 La arquitectura de Harvard permite tanto como tres accesos simultáneos a la memoria del programa y de los datos memoria incluyendo un bajo costo, solución de la En-viruta del flash del alto volumen •60K x 16 palabras del pedacito del flash 2K x del programa 16 palabras del pedacito del programa PEGARON 4K x 16 palabras del pedacito del ESPOLÓN 8K x de los datos 16 palabras del pedacito del flash 2K x de los datos 16 palabras del pedacito del FLASH del cargador

• Las capacidades Off-chip de la extensión de memoria programables para 0, 4, 8, o 12 estados de espera tanto como 64 K x memoria de 16 datos tanto como 64 K x 16 programan memoria.