- ECC
-
ECC
ECC ("Error checking and correction") se basa en un algoritmo más complejo y se utiliza en computadoras de gama alta, como servidores de red. El sistema trabaja en conjunción con el controlador de memoria, y anexa a los bits de datos, los bits ECC, que son almacenados junto con los de datos. Estos bits extras, junto con la decodificación correspondiente, sirven para realizar la comprobación en el momento de la lectura.
Su diferencia principal con la paridad es que puede detectar el error de un bit y corregirlo, con lo que generalmente el usuario no detecta que se ha producido un error. Dependiendo del controlador de memoria utilizado, el sistema ECC también puede detectar errores de 2, 3 y 4 bits (sumamente raros), aunque en este caso no puede corregirlos; en estos casos devuelve un error de paridad. Hay que tener en cuenta que la verificación de errores (ECC o paridad) depende más de la placa base (tipo de controlador de memoria utilizado) que de la memoria en sí. La memoria pone el almacenamiento, pero es el controlador el que decide como se utilizará. Generalmente para poder utilizar una memoria ECC es necesario un controlador que pueda utilizar esta tecnología.
En ambos casos, paridad o ECC, cuando se detecta un error se produce una excepción no enmascarable (NMI H2.4). Lo que sucede a continuación depende del sistema. En algunos casos el procesador se detiene y lanza una rutina que deja la pantalla en blanco (o azul) y muestra el error. En otros se permite ignorar el error, guardar el trabajo en curso y continuar. En cualquier caso, después de uno de estos errores, es conveniente pasar al equipo un test de memoria especializado, más severo que el realizado por la POST de la BIOS.
Categoría: Detección y corrección de errores
Wikimedia foundation. 2010.
